Procesory urosną w pionie. IBM pokonuje barierę jednego nanometra
Współczesne smartfony, komputery i gigantyczne serwerownie napędzające boom na sztuczną inteligencję powoli zderzają się z granicą fizyki.
Dotychczasowe metody zwiększania mocy obliczeniowej, polegające na poziomym zagęszczaniu komponentów, niemal wyczerpały swoje możliwości. IBM znalazło jednak sposób na oszukanie ograniczeń materiałowych i zaprezentowało technologię, która przenosi architekturę chipów w trzeci wymiar.
Tranzystory ułożone jak piętra w wieżowcu
Nowy projekt amerykańskiego giganta pozwala na zmieszczenie aż 100 miliardów tranzystorów na powierzchni wielkości paznokcia. Podczas gdy obecny standard rynkowy oscyluje wokół procesów klasy 2 nanometrów (jak opisywany przez nas nowy chip Qualcomma), inżynierowie stworzyli układ odpowiadający strukturze zaledwie 0,7 nm. Oznacza to oficjalne zejście poniżej dotychczas nieuchwytnej dla branży granicy.
Snapdragon 8 Elite Gen 6 Pro ujawnia specyfikację. Qualcomm ostatecznie pogubił się w nazewnictwie
Kluczem do sukcesu okazała się trójwymiarowa architektura nazwana NanoStack. Zamiast tradycyjnego, poziomego układania elementów obok siebie, naukowcy zaczęli nakładać warstwy tranzystorów jedna na drugą. Eksperci porównują to rozwiązanie do budowy potężnego wieżowca w zatłoczonym mieście – podczas gdy najwięksi rywale budują obecnie „bloki” o wysokości kilkudziesięciu pięter, projekt IBM przypomina 100-piętrowy drapacz chmur.
Gigantyczny skok wydajności i oszczędność energii
Dla ostatecznego użytkownika oraz właścicieli wielkich centrów danych nowe parametry oznaczają potężny przełom użytkowy. W testach laboratoryjnych prototypowy chip osiągnął o 50 procent wyższą wydajność niż dotychczasowe układy wykonane w technologii 2 nm. Jednocześnie zapotrzebowanie na prąd spadło o aż 70 procent.
W erze masowego zapotrzebowania na moc obliczeniową dla generatywnej sztucznej inteligencji, tak wysoka energooszczędność to warunek konieczny do dalszego rozwoju rynku. W praktyce oznacza to, że przyszłe smartfony będą mogły przetwarzać skomplikowane procesy AI lokalnie, bez błyskawicznego drenowania baterii i nagrzewania obudowy.
Problemy z przegrzewaniem, czyli fizyka stawia opór
Mimo ogromnego sukcesu inżynieryjnego, technologia NanoStack musi przed wejściem na rynek rozwiązać poważne problemy strukturalne. Największym wrogiem tak gęsto upakowanych struktur pionowych jest odprowadzanie generowanego ciepła, które naturalnie wędruje ku górze i podgrzewa kolejne warstwy. Dodatkowo, gdy bariery izolacyjne między warstwami stają się zbyt cienkie, dochodzi do niekontrolowanych wycieków prądu, co może uniemożliwić prawidłowe działanie chipu.
Zanim nowa architektura opuści zaawansowane laboratoria i trafi do seryjnej produkcji w fabrykach, minie jeszcze co najmniej kilka lat. Niemniej jednak IBM udowodniło, że krzemowe układy nie powiedziały jeszcze ostatniego słowa, a rozwój technologiczny chwilowo uciekł przed ścianą, jaką stawiała mu tradycyjna fizyka.
